誰が2‌nmを設計し、プロセス開発を行うのか？ 

ラピダスでは、2‌nmのロジック半導体のデバイス設計、レイアウト設計、プロセス開発、量産を誰が行うのか？　もっと簡単に言うと、2‌nmを開発し、量産する技術者をどうするのか？ 

ラピダスの出資企業の中には、半導体メーカーとして、ソニーとキオクシアが含まれている。しかし、ソニーは、CMOSイメージセンサに貼り付けるロジック半導体について、TSMCに生産を委託している。

また、NANDを生産しているキオクシアは、SSDに必要なロジック半導体のコントローラの設計と生産を外注している。その生産を行っているのは、恐らくTSMCである。したがって、ラピダスの出資企業の中には、ロジック半導体の設計、開発、量産ができる半導体メーカーは存在しない。 

唯一、ソフトバンク傘下のARMが、プロセッサコアのセルを提供することができる。これだけが、出資企業の中でポジティブに評価できる点である（ただしソフトバンクはARMを米エヌビディアに売却しようとして失敗した。したがって、ソフトバンクが将来を見据えてARMを傘下に置いているとは思えない）。

つまるところ、ラピダスが直面する最初の壁は、「技術者をどうするのか？」ということになる。ファウンドリーのラピダスは基本的に前工程だけを行うが、2‌nmの場合のプロセスフローは、5‌0‌0～1‌0‌0‌0工程どころではなく、1‌5‌0‌0～2‌0‌0‌0工程以上になるのではないか？ 

この前工程には、どのくらいの技術者が必要なのか？　筆者が日立製作所でDRAMを開発し、生産していた時、そのプロセス開発部には1‌0‌0人以上の技術者がいた。20年以上前のDRAMで1‌0‌0人以上いたわけだから、最先端の2‌nmのロジック半導体のプロセス開発には数百人（しかも精鋭集団）の技術者が必要になるのではないか。そして、その前工程のプロセス技術には、3階層がある。